Aldec Active-HDL 7.3 SP1 incremental (design FPGA)

Программы и Дизайн » Системы для бизнеса, офиса, научной и проектной работы » САПР (электроника, автоматика, ГАП)

Aldec Active-HDL 7.3 SP1 incremental (проектирование FPGA)

Год выпуска: 2008
Версия: 7.3 SP1
Разработчик: Aldec
Платформа: Windows
Язык интерфейса: только английский
Таблэтка: Присутствует
Описание: Service Pack1 к https://rutracker.org/forum/viewtopic.php?t=636290
Пакет Active-HDL представляет собой полностью интегрированную среду разработки цифровых устройств на основеве текстовых описаний и графических схем (в качестве HDL поддерживаются VHDL, Verilog, SystemC). Active-HDL является ведущей средой для создания проектов и их моделирования для широкого спектра программируемых логических интегральных схем (ПЛИС / FPGA), обеспечивая гибкость подхода и предоставляя развитые функции поддержки наиболее сложных современных проектов. Среда проектирования Active-HDL дает разработчикам независимость в использовании других средств проектирования из единого, полностью интегрированного окружения.
[spoiler="Скриншоты"]

Testbench

Wavw view
[/spoiler]